數字信號處理器DSP

qshl

數字信號處理器概述

一、數字信號處理器的產生與發展

數字信號處理，或者說對信號的數字處理（包括對信號進行采集、變換、濾波、估值、增強、壓縮、識別等），是20世紀60年代前后發展起來的并廣泛應用于許多領域的新興學科。進入70年代以來，隨著計算機、大規模集成電路（LSI）和超大規模集成電路（VLSI）以及微處理器技術的迅猛發展，數字信號處理無論在理論上還是在工程應用中，都是目前發展在最快的學科之一，并且日趨完善和成熟。

數字信號處理器（DSP芯片）最早是針對數字信號處理，特別是語音、圖像信號的各種處理而開發的。它是一款高性能的單片機，和單片機一樣是將中央處理單元、控制單元和外圍設備集成到一塊芯片上。由于這類信號處理的算法復雜，要求DSP必須具有強大快速的運算能力。因此，DSP有別于普通的單片機，它采用了多組總線技術實現并行運行機制，從而極大地提高了運算速度，也提供了非常靈活的指令系統。近年來，各種集成化單片DSP的性能不斷得以改進，相應的軟件和開發工具日趨完善，價格迅速下降，使得DSP在控制領域的應用越來越廣泛。

二、數字信號處理器的結構與特點

為了實現高速數字信號處理以及實時地進行系統控制，DSP芯片一般都采用了不同于通用CPU和MCU的特殊軟硬件結構。盡管不同公司的DSP其結構不盡相同，但是在處理器結構、指令系統等方面有許多共同點。通常的DSP芯片都包含以下特點。

1．哈佛結構和改進的哈佛結構

早期的微處理器內部大多采用馮?紐曼結構，其片內程序空間和數據空間共用一個公共的存儲空間和單一的地址和數據總線，將指令、數據存儲在同一存儲器中，統一編址，依靠指令計數器提供的地址對指令、數據信息進行區分。

為了進一步提高DSP的處理速度，DSP芯片內部一般采用哈佛機構或改進的哈佛結構。哈佛結構的最大特點是計算機具有獨立的數據存儲空間和程序存儲空間，即將數據和程序分別存儲在不同的存儲器中，每個存儲器單獨編址、獨立訪問。相應地，系統中有獨立的數據總線和程序總線，這樣就允許CPU同時執行取指令和取數據操作，從而提高了系統運算速度。

2. 流水線技術

計算機在執行一條指令時，總要經過取指令、譯碼、取操作數、執行操作數等幾個步驟，需要若干個機器周期才能完成。DSP芯片廣泛采用流水線技術以減少指令執行時間，從而增強了處理器的處理能力。

流水線操作就是將一條指令的執行分解成多個階段，在多條指令同時執行過程中，每個指令的執行階段可以相互重疊進行，流水線技術是以哈佛結構和內部多總線結構為基礎的。通常指令重疊數也稱為流水線深度，從2級到6級不等。在流水線操作中，取指令、譯碼、取操作數、執行操作數可以獨立進行。

3．多處理單元

DSP內部一般都包括有多個處理單元，如算術邏輯運算單元（ALU）、輔助寄存器運算(ARAU)、累加器（ACC）以及硬件乘法器（MUL）等。它們可以在一個指令周期內同時進行運算。例如，當執行一次乘法累加的同時，輔助寄存器單元已經完成了下一個地址的尋址工作，為下一次乘法和累加運算做好了充分的準備。因此，DSP在進行連續的乘法運算時，每一次乘加運算都是單周期的。DSP的這種多處理單元結構，特別適用于FIR和IIR濾波器。此外，許多DSP的多處理單元結構還可以將一些特殊的算法，例如FFT的位碼倒置尋址和取模運算等，在芯片內部用硬件實現以提高運行速度。

4．特殊的DSP指令

在DSP中通常設有低開銷或無開銷循環及跳轉的硬件支持，快速的中斷處理和硬件I/O支持，并且有在單周期內操作的多個硬件地址發生器。由于具有特殊的硬件支持，為了更好的滿足數字信號處理應用的需要，在DSP的指令系統中設計了一些特殊的DSP指令，以充分發揮DSP算法及各系列芯片的特殊設計功能。這些指令大多是多功能指令，即一條指令可以完成幾種不同的操作，或者說一條指令具有幾條指令的功能。例如，TMS320C25中的MACD（乘法、累加和數據移動）指令，具有執行LT、DMOV、MPY和APAC等4條指令的功能。

5．指令周期短

早期的DSP的指令周期約400ns，采用4μmNMOS制造工藝，其運算速度為5MIPS（每秒執行5百萬條指令）。隨著集成電路工藝的發展，DSP廣泛采用亞微米CMOS制造工藝，其運行速度越來越快。

6．運算精度高

早期DSP的字長為8位，后來逐步提高到16位、24位、32位。為防止運算過程中溢出，有的累加器達到40位。此外，一批浮點DSP則提供了更大的動態范圍。

7．硬件配置強

新一代DSP的接口功能越來越強，片內既有串行口、主機接口（HPI）、DMA控制器、軟件控制的等待狀態產生器、鎖相環時鐘產生器以及實現在片內仿真符合IEEE1149.1標準的測試訪問口，更易于完成系統設計。許多DSP芯片可以工作在省電方式，使系統耗能降低。

三、數字信號處理器的基本原理

無論是微處理器、單片機還是數字信號處理器DSP，它們的工作原理都是基本一致的，不外乎要做的各種都是：從存儲器、I/O接口等地方取數，按某種規律運算，再把結果放到存儲器、I/O接口等地方。因此，在其工作過程中數據流與地址流占統治地位。為了實現數據流與地址流的有序管理和控制，采用數據總線和地址總線上一種最佳的結構方式。數據總線和地址總線就像兩條高速公路，數據信息和地址信息分別在其上快速流動。中央處理單元（CPU）、程序存儲器、數據存儲器和內部外設等功能模塊分別掛接在數據總線和地址總線上。中央處理單元是控制中心，由它指揮當前時刻誰可以占用數據總線或地址總線，同時它還可以進行有關的運算；程序存儲器是物理芯片與人的交接面，由人編寫程序指令并寫入到程序存儲器中，體現了人的意志，中央處理單元只能根據程序的流程進行指揮不能隨意發揮；數據存儲器用于記錄工作過程中的原始數據、中間結果和最后結論；內部外設是集成在芯片內部的與外部世界進行信息交換的功能模塊，一般包含I/O、A/D、串行通信等。另外，數據總線和地址總線一般情況下都延伸到芯片外部（到引腳上）。

四、數字信號處理器的性能指標

經過30多年發展，目前市場上已有上百種DSP芯片，各個DSP芯片制造商生產的DSP芯片在結構上差別很大。即使是同一個公司的DSP產品，因為DSP類型的不同，其結構和性能指標也常常會有大的差異。

DSP的性能不能像PC機那樣可以用CPU的時鐘頻率和型號表征，而必須用可量化的性能指標來衡量。DSP的綜合性能指標除了與芯片的處理能力直接相關外，還與DSP的片內、片外數據傳輸能力有關。

以下是衡量DSP處理性能的一些常用指標。

1. MIPS：兆條指令/秒。

2. MOPS：兆次操作數/秒。

3. MAPS：乘-累加次數/秒。

4. MFOPS：兆次浮點操作/秒。

5. MBPS：兆位/秒。

隨著DSP結構的多樣化和復雜化，以上這些指標不可能完全表征處理器完成特定算法的能力，只能作為系統設計的參考數據。

1.2.2TMS320LF2407 DSP簡介

在DSP領域中，德州儀器公司（TI）的產品及其配套技術與開發工具最有強大的競爭力，其中TMS320 DSP是它的代表系列。本書以TMS320LF2407進行介紹，它是TI公司推出的16位定點DSP，是專門針對電機、逆變器、機器人、數控機床等控制而設計的。它除了具有TMS320系列DSP的基本功能外，還具有以下一些特點：

1、用高性能靜態CMOS技術，使得供電電壓降為3.3V，減少了控制器的功耗。

2、內有高達32K×16位的Flash程序存儲器，高達2.5K×16位的數據/程序RAM，544×16位雙端口RAM（DARAM），2K×16位的單口RAM（SARAM）。

3、2個事件管理模塊EVA和EAB，每個包括：兩個16位通用定時器；8個16位的脈沖調制（PWM）通道。它們能夠實現：三相反相控制；PWM的對稱和非對稱波形；當外部引腳PDPINTx出現低電平時快速關閉PWM通道；可編程的PWM死區控制以防止上下橋臂同時輸出觸發脈沖；3個捕獲單元；片內光電編碼器接口電路；16通道A/D轉換器。事件管理器模塊適用于控制交流感應電機、無刷直流電機、開關磁阻電機、步進電機、多級電機和逆變器。

4、可擴展的外部存儲器總共192K×16位，其中程序存儲器空間、數據存儲器空間、 I/O尋址空間各為64K×16位。

5、內有看門狗定時器（WDT）、10位ADC轉換器、控制器區域網模塊CAN2.0 B、串行通信接口模塊(SCI)、16位串行外部設備接口模塊(SPI)、基于鎖相環的時鐘發生器。

6、5個外部中斷（兩個電機驅動保護、復位和兩個可屏蔽中斷）；3種低功耗電源管理模式，能獨立地將外設器件轉入低功耗工作模式。

　　此外，該芯片有多達41個可單獨編程或復用的通用I/O腳（GPIO），用戶可根據自己的需求進行軟件設置，使之在應用中具有極大的靈活性。概括來說，TMS320LF2407具有極低的功耗、強大的處理能力、豐富的片上外圍模塊、方便高效的開發方式